聲明：該文章來自（快科技）版權由原作者所有，K2OS渲染引擎提供網頁加速服務。

國外硬件專家Nemez利用B站網友“萬扯淡”的底圖，詳細分析了Lunar Lake即酷睿Ultra 200V系列處理器的內部結構布局，其中大小核分布非常有意思。

酷睿Ultra 200V處理器分為計算模塊、平臺控制器模塊，分別采用臺積電3nm、6nm工藝，共同放置在臺積電22nm制造的基底上。

計算模塊面積為16.27×8.58＝139.60平方毫米，平臺控制器模塊面積為11.51×3.97＝45.69平方毫米，基底面積為16.77×13.10＝219.69平方毫米。

每個核心自己有2.5MB二級緩存，也分成了兩塊。

旁邊是四個為一組的Skymont架構的E核，集體共享12MB二級緩存，分成了三塊。

對比來看，四個E核的面積稍微大于一個P核，這無疑是頗為值得稱道的，因為上代四個E核面積約等于一個P核，而這一代E核的IPC性能整數提升了38％、浮點提升了68％，但面積卻沒有明顯增大。

再往左是NPU AI引擎，分為六組NCE MAC陣列，每組猜測還是2MB緩存。

左側邊緣是GPU核顯，一共八個Xe2 LPG架構的核心，以及分成兩塊的8MB二級緩存。

另外還有媒體引擎、顯示引擎、8MB SLC系統(tǒng)緩存、128-bit LPDDR5X-8533內存控制器。

平臺控制器模塊內分布著PCIe 4.0/5.0控制器、雷電控制器、USB 3.x/2.0控制器、Wi-Fi與藍牙控制器等。

平臺控制器模塊和和計算模塊之間，通過兩個模塊橋接器(Tile Bridge)互相連接。

[超站]友情鏈接：

四季很好，只要有你，文娛排行榜：https://www.yaopaiming.com/
關注數據與安全，洞悉企業(yè)級服務市場：https://www.ijiandao.com/